FLIP FLOP SR

(Parhami, 2005) El diseño de circuitos secuenciales que exhiben memoria requieren el uso de elementos de almacenamiento capaces de retener información. El elemento de almacenamiento más simple es capaz de retener un solo bit y se puede establecer (set) en 1 o restablecer (reset) a 0 a voluntad. El latch SR que se muestra en la figura es uno de esos elementos.

Cuando las entradas R y S son 0, el latch se encuentra en uno de dos estados estables correspondientes a Q = 0 (Q' = 1) o Q = 1 (Q' = 0). Postular la entrada R restablece (reset) el latch a Q = 0, mientras que postular S establece (set) el latch a Q = 1. En consecuencia, persiste cualquier estado después de que la entrada postulada deja de hacerlo.

Bibliografía:

Parhami, Behrooz 2005. ARQUITECTURA DE COMPUTADORAS DE LOS MICROPOCESADORES A LAS SUPERCOMPUTADORAS. Ed: McGraw-Hill/Interamericana Editores , S.A. de C.V. México, D.F. Pp 21 - 22

(Acha, Rioseras, Lozano, Castro, Pérez, 2007) Para recordar la forma de dibujar el circuito biestable R - S activo al nivel alto, como lo muestra la figura, se puede efectuar el siguiente procedimiento:

Se eligen puertas NOR, por permitir forzar o mantener sus salidas (al nivel L) cuando se aplica en una de sus entradas un nivel alto.

Se realiza entre las entradas y salidas de las dos puertas NOR un acoplamiento cruzado, quedando una estructura simétrica, pudiendo ser cualquiera de las dos salidas la variable Q o su acoplamiento.

Se elige qué salida va a ser Q.

Se aplica un nivel alto en una de las entradas y, considerando el comportamiento de las puertas NOR, se determinan las entradas. Si la entrada a la que se aplica el nivel alto hace que la salida Q toma un nivel bajo o la /Q un nivel alto, dicha entrada será R por haber efectuado un reset en el biestable. Si la entrada a la que se aplica el nivel alto hace que la salida Q tome un nivel alto o a la /Q un nivel bajo, dicha entrada será S por haber efectuado un set en el biestable.

Bibliografía:
Acha, Santiago; Rioseras, Miguel A; Lozano, Miguel A; Castro, Manuel A; Pérez, Julio 2007. Electrónica Digital  Lógia Digital Integrada. Ed: Alfaomega Ra - Ma. México, D. F.Pp 63 - 64