De acuerdo a la última revisión de los flip - flop:
¿Ahora es más fácil entender al Flip - Flop SR?
¿Es posible realizar el mismo análisis para el Flip - Flop SR NAND?
Según la conexión del FF JK para implementar los FF T y FF D, ¿es posible hacer lo mismo con el FF SR?, ¿por qué?
martes, 22 de noviembre de 2011
lunes, 21 de noviembre de 2011
ENTENDIENDO EN FLIP - FLOP SR
Uno de los mayores problemas que se encuentran al aprender la dinámica de los flip - flop, es que los textos, ya sean de libros o en publicaciones web, tienden a ser o muy específicos o muy vagos en sus explicaciones; lo único que logran es hacer, es que la persona que estudia a los secuenciales (flip - flop) se pregunte: "... ¿cómo llegaron a esta salución?...¿cómo se procede a determinar la salida?...¿está bien la salida para tal entrada?..."
Primero, repasemos algunos conceptos básicos:
1. Los flip -flop también se conocen como BIESTABLES porque presentan dos salidas definidas o estables.
2. Las salidas se denominan Qt+1 y /(Qt+1), o bien, Qt y /Qt; donde /Qt se lee: "Qt negada" o "Qt complementada".
3. Las salidas son complementarias o contrarias, es decir, si Qt = 1, /Qt = 0 y viceversa; de ahí las dos salidas estables.
4. La salida de los flip - flop tienen capacidad de memoria, es decir, almacenan (memorizan) la última salida registrada.
5. El flip flop SR, que es la base de los flip - flop JK, D y T, puede implementarse con compuertas NOR y NAND.
Para entender mejor el FF SR, utilizaremos la versión con compuertas NOR:
De la figura siguiente, se identifica a la compuerta NOR (A), su tabla de verdad (B) y su tabla de verdad si eliminamos las entradas en 0 (C).
Es evidente notar que la presencia de un 1 en cualquier entrada forza un cero en la salida. A partir de esta observación se hará todo el análisis del flip - flop SR NOR.
En la figura siguiente tenemos S = 0 y R = 1, de acuerdo a que un 1 en cualquier entrada me produce un 0 en la salida:
El 0 en Q se retroalimenta con el 0 en S, lo que produce el 1 en /Q; este a su vez, se retroalimenta con el 1 en R, que de nuevo se convierte en el 0 de Q.
Ahora se presenta el caso S = 1 y R = 0:
El 0 en /Q se retroalimenta con el 0 en R, lo que produce el 1 en Q; este a su vez, se retroalimenta con el 1 en S, que de nuevo se convierte en el 0 de /Q.
Sigue un caso curioso del flip flop SR, ya sea NOR y/o NAND, que se da cuando S = R = 1.
Recordando que un 1 en la entrada produce, automáticamente, un 0 en la salida, con solo tener 1 en cada entrada tenemos el 0 en cada salida, aún sin hacer las respectivas retroalimentaciones.
Es en este momento que el flip - flop deja de ser biestable y se dice que se "indetermina" porque sus salidas dejan de ser contrarias o complementarias.
Sólo resta analizar el caso que se presenta cuando ambas entradas son 0; aunque el análisis pudiera resultar complicado, si se mira con detenimiento, resultará sumamente sencillo.
Inicialmente tendremos la salida de la forma Q = 1 y /Q = 0 (resultado de S = 1 y R = 0), inmediatamente S = 0; dada la capacidad del flip - flop para almacenar su salida, éstas no cambian inmediatamente, sino hasta interactuar con las nuevas entradas.
De esta manera, la salida almacenada (Q = 1, /Q = 0) se retroalimentan con las nuevas entradas (S = R = 0) para conservar la salida previa, es decir, se conservó la salida.
Si la salida hubiese sido Q = 0 y /Q = 1, el resultado será el mismo:
De nuevo, se conserva la salida.
Finalmente, al analizar cada una de las cuatro entradas posibles para el Flip - Flop SR NOR, se concluye que su tabla de verdad queda de la siguiente manera:
Donde Qt representa la salida 0 ó 1, según el valor almacenado que ya se encontraba en la salida, y X se refiere a la situación que se presenta cuando las salidas dejan de ser complementarias; otra denominación que se da a la salida cuando S = R = 1, es IND, por denotar INDETERMINACIÓN.
Cabe destacar que el Flip - Flop SR se usa como base del resto de los biestables (FF JK, FF T, FF D) tal como lo muestran las siguientes imágenes:
Para determinar las tablas de verdad del resto de los flip - flop, solo resta hacer las respectivas interacciones/retroalimentaciones entre las salidas y las entradas de cada biestable, esto es, a partir de la tabla de verdad del SR.
Primero, repasemos algunos conceptos básicos:
1. Los flip -flop también se conocen como BIESTABLES porque presentan dos salidas definidas o estables.
2. Las salidas se denominan Qt+1 y /(Qt+1), o bien, Qt y /Qt; donde /Qt se lee: "Qt negada" o "Qt complementada".
3. Las salidas son complementarias o contrarias, es decir, si Qt = 1, /Qt = 0 y viceversa; de ahí las dos salidas estables.
4. La salida de los flip - flop tienen capacidad de memoria, es decir, almacenan (memorizan) la última salida registrada.
5. El flip flop SR, que es la base de los flip - flop JK, D y T, puede implementarse con compuertas NOR y NAND.
Para entender mejor el FF SR, utilizaremos la versión con compuertas NOR:
De la figura siguiente, se identifica a la compuerta NOR (A), su tabla de verdad (B) y su tabla de verdad si eliminamos las entradas en 0 (C).
En la figura siguiente tenemos S = 0 y R = 1, de acuerdo a que un 1 en cualquier entrada me produce un 0 en la salida:
Ahora se presenta el caso S = 1 y R = 0:
Sigue un caso curioso del flip flop SR, ya sea NOR y/o NAND, que se da cuando S = R = 1.
Es en este momento que el flip - flop deja de ser biestable y se dice que se "indetermina" porque sus salidas dejan de ser contrarias o complementarias.
Sólo resta analizar el caso que se presenta cuando ambas entradas son 0; aunque el análisis pudiera resultar complicado, si se mira con detenimiento, resultará sumamente sencillo.
Inicialmente tendremos la salida de la forma Q = 1 y /Q = 0 (resultado de S = 1 y R = 0), inmediatamente S = 0; dada la capacidad del flip - flop para almacenar su salida, éstas no cambian inmediatamente, sino hasta interactuar con las nuevas entradas.
Si la salida hubiese sido Q = 0 y /Q = 1, el resultado será el mismo:
Finalmente, al analizar cada una de las cuatro entradas posibles para el Flip - Flop SR NOR, se concluye que su tabla de verdad queda de la siguiente manera:
Cabe destacar que el Flip - Flop SR se usa como base del resto de los biestables (FF JK, FF T, FF D) tal como lo muestran las siguientes imágenes:
FLIP FLOP SR
(Parhami, 2005) El diseño de circuitos secuenciales que exhiben memoria requieren el uso de elementos de almacenamiento capaces de retener información. El elemento de almacenamiento más simple es capaz de retener un solo bit y se puede establecer (set) en 1 o restablecer (reset) a 0 a voluntad. El latch SR que se muestra en la figura es uno de esos elementos.
Cuando las entradas R y S son 0, el latch se encuentra en uno de dos estados estables correspondientes a Q = 0 (Q' = 1) o Q = 1 (Q' = 0). Postular la entrada R restablece (reset) el latch a Q = 0, mientras que postular S establece (set) el latch a Q = 1. En consecuencia, persiste cualquier estado después de que la entrada postulada deja de hacerlo.
Bibliografía:
Parhami, Behrooz 2005. ARQUITECTURA DE COMPUTADORAS DE LOS MICROPOCESADORES A LAS SUPERCOMPUTADORAS. Ed: McGraw-Hill/Interamericana Editores , S.A. de C.V. México, D.F. Pp 21 - 22
(Acha, Rioseras, Lozano, Castro, Pérez, 2007) Para recordar la forma de dibujar el circuito biestable R - S activo al nivel alto, como lo muestra la figura, se puede efectuar el siguiente procedimiento:
Se realiza entre las entradas y salidas de las dos puertas NOR un acoplamiento cruzado, quedando una estructura simétrica, pudiendo ser cualquiera de las dos salidas la variable Q o su acoplamiento.
Se elige qué salida va a ser Q.
Se aplica un nivel alto en una de las entradas y, considerando el comportamiento de las puertas NOR, se determinan las entradas. Si la entrada a la que se aplica el nivel alto hace que la salida Q toma un nivel bajo o la /Q un nivel alto, dicha entrada será R por haber efectuado un reset en el biestable. Si la entrada a la que se aplica el nivel alto hace que la salida Q tome un nivel alto o a la /Q un nivel bajo, dicha entrada será S por haber efectuado un set en el biestable.
Bibliografía:
Acha, Santiago; Rioseras, Miguel A; Lozano, Miguel A; Castro, Manuel A; Pérez, Julio 2007. Electrónica Digital Lógia Digital Integrada. Ed: Alfaomega Ra - Ma. México, D. F.Pp 63 - 64
Bienvenidos al Blog de Digitales 2
BUENOS DÍAS A TODOS, BIENVENIDOS AL BLOG DE SISTEMAS DIGITALES:
SISTEMAS DIGITALES II ES UNA MATERIA IMPARTIDA EN EL SEXTO SEMESTRE DE LOS PROGRAMAS DE INGENIERÍA ELECTRÓNICA E INGENIERÍA ELÉCTRICA. SE REQUIERE QUE EL ALUMNO TENGA UN AMPLIO CONOCIMIENTO SOBRE LOS CIRCUITOS LÓGICOS COMBINACIONALES, POR LO QUE SE PIDE COMO REQUISITO LA MATERIA DE SISTEMAS DIGITALES I.
EN ESTA MATERIA EL ALUMNO DESARROLLARÁ SISTEMAS DIGITALES SECUENCIALES, CON LO CUAL POSTERIORMENTE APRENDERÁ LA ESTRUCTURA Y EL FUNCIONAMIENTO DE LOS SISTEMAS CON MICROPROCESADOR Y LOS CIRCUITOS INTEGRADOS PERIFÉRICOS MÁS COMUNES.
INICIALMENTE SE INTRODUCIRÁ AL ALUMNO EN LA TEORÍA DE LA LÓGICA SECUENCIAL: ESTRUCTURA DE LOS SECUENCIALES, CONCEPTO DE ESTADO, CLASIFICACIÓN DE LOS SECUENCIALES, CELDA BÁSICA SECUENCIAL RS NAND Y RS NOR, CELDA JK, CIRCUITOS GENERADORES DE BASE DE TIEMPO, CELDA RS Y JK CON RELOJ, FLIP-FLOP ACTICADOS POR FLANCO Y POR NIVEL, TIPOS DE FLIP-FLOP Y, FINALMENTE, ENTRADAS ASÍNCRONAS.
Suscribirse a:
Entradas (Atom)